DA Lib Update - V2.2

dev/da_altium_lib/DA_LIB/TL047_QUAD.ckt

@@ -0,0 +1,80 @@
+* ===========================================================
+* TL074 QUAD OPERATIONAL AMPLIFIER MACROMODEL (Standalone)
+* Fully self-contained SPICE subcircuit, no external includes
+* Based on TI TL074 macromodel (Rev. 1989)
+* ===========================================================
+* Pin assignment (DIP-14):
+*  1:  OUT1
+*  2:  IN1-
+*  3:  IN1+
+*  4:  VCC+
+*  5:  IN2+
+*  6:  IN2-
+*  7:  OUT2
+*  8:  OUT3
+*  9:  IN3-
+* 10:  IN3+
+* 11:  VCC-
+* 12:  IN4+
+* 13:  IN4-
+* 14:  OUT4
+* ===========================================================
+
+.subckt TL074_QUAD  OUT1 IN1- IN1+  VCC+  IN2+ IN2- OUT2  OUT3 IN3- IN3+  VCC-  IN4+ IN4- OUT4
+
+* ========== OPAMP #1 ==========
+XU1 IN1+ IN1- VCC+ VCC- OUT1 TL074_CORE
+
+* ========== OPAMP #2 ==========
+XU2 IN2+ IN2- VCC+ VCC- OUT2 TL074_CORE
+
+* ========== OPAMP #3 ==========
+XU3 IN3+ IN3- VCC+ VCC- OUT3 TL074_CORE
+
+* ========== OPAMP #4 ==========
+XU4 IN4+ IN4- VCC+ VCC- OUT4 TL074_CORE
+
+.ends TL074_QUAD
+
+* ===========================================================
+* SINGLE TL074 OPAMP CORE MODEL (from TI 1989 macromodel)
+* ===========================================================
+.subckt TL074_CORE 1 2 3 4 5
+* 1: non-inv input
+* 2: inv input
+* 3: VCC+
+* 4: VCC-
+* 5: output
+
+  C1   11 12 3.498E-12
+  C2    6  7 15.00E-12
+  DC    5 53 DX
+  DE   54  5 DX
+  DLP  90 91 DX
+  DLN  92 90 DX
+  DP    4  3 DX
+  EGND 99  0 POLY(2) (3,0) (4,0) 0 .5 .5
+  FB    7 99 POLY(5) VB VC VE VLP VLN 0 4.715E6 -5E6 5E6 5E6 -5E6
+  GA    6  0 11 12 282.8E-6
+  GCM   0  6 10 99 8.942E-9
+  ISS   3 10 DC 195.0E-6
+  HLIM 90  0 VLIM 1K
+  J1   11  2 10 JX
+  J2   12  1 10 JX
+  R2    6  9 100.0E3
+  RD1   4 11 3.536E3
+  RD2   4 12 3.536E3
+  RO1   8  5 150
+  RO2   7 99 150
+  RP    3  4 2.143E3
+  RSS  10 99 1.026E6
+  VB    9  0 DC 0
+  VC    3 53 DC 2.200
+  VE   54  4 DC 2.200
+  VLIM  7  8 DC 0
+  VLP  91  0 DC 25
+  VLN   0 92 DC 25
+.MODEL DX D(IS=800.0E-18)
+.MODEL JX PJF(IS=15.00E-12 BETA=270.1E-6 VTO=-1)
+.ends TL074_CORE
+

docs/README.md

@@ -65,4 +65,5 @@ Die eigentliche __Diplomarbeit__ und die dazugehörigen (finalen) Fertigungsunte
 - V1.4 (2025-09-20, etoth): Komponenten für die Spannungsversorgung (DC/DC-Wandler, LDOs, USB-PD Sink), alle mit PCB inkl. 3D-Model
 - V1.5 (2025-09-23, etoth): TSV-Dioden divers in PCB+3D-Model, DAC 12-Bit PCB+3D-Model, benötigte Kondensatoren für DAC (2 Stk.)
 - V2.0 (2025-09-27, etoth): !!! ACHTUNG: Kompatibilität nicht 100% gegeben !!! \ Design Item ID setzt sich nun aus: {DES} {MFR_ID} \ Diverse Komponenten (C, R, L, XTAL, Flash-IC) mit PCB und 3D-Model
-- V2.1 (2025-09-27, etoth): IC ESP32-S3R8 hinzugefügt mit PCB und 3D-Model
+- V2.1 (2025-09-27, etoth): IC ESP32-S3R8 hinzugefügt mit PCB und 3D-Model
+- V2.2 (2025-10-13, etoth): IC TL074IDR hinzugefügt PCB, 3D-Model und Sim